PATENT ABSTRACTS OF JAPAN

(11)Publication number: 04-032955 (43)Date of publication of application: 04.02.1992

(51)Int.Cl. G06F 15/16 G06F 11/30

(21)Application number: 02=131388 (71)Applicant: OKI ELECTRIC IND CO LTD (22)Date of filing: 23.05.1990 (72)Inventor: MIYAMOTO CHIKAHIRO

(54) PROCESSOR FAULT DETECTING DEVICE

(57)Abstract:

PURPOSE: To evade the process stop of a processor due to a step-out by monitoring the step-out as well as abnormality of a processor and adjusting the step-out when the step-out is detected.

CONSTITUTION: When processing of the same object is performed by using processors I and 2 in parallel, coincidence detection parts 40 - 42 compare intermediate data which is generated halfway in the process. The comparison is performed for at least 23 intermediate data which are outputted continuously by the processors I and 2 and this comparing means is also applied to a combination of intermediate data which are outputted by the processors and differ in timing by one clock in addition to intermediate data which are outputted with the same clock. When the comparison of the intermediate data which are outputted with the same clock indicates a dissidence and the comparison of the data which are shifted shows a coincidence, it is considered that the processors I and 2 have a step-out and a synchronism adjustment part (clock control part) 31 adjusts the synchronism hetween the



processors 1 and 2. Consequently, the process stop of the processors due to the steo-out is evaded.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

® 日本国特許庁(JP)

m 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-32955

®Int.Cl. 5 G 06 F 15/16 識別記号 庁内整理番号 460 D 9190-5L

(3)公開 平成4年(1992)2月4日

i 06 F 15/16 4 6 0 D 9190-5L 11/30 G 7165-5B

審査請求 未請求 請求項の数 1 (全8頁)

の発明の名称 プロセッサ障害検出装置

②特 頤 平2-131388

②出 頤 平2(1990)5月23日

©発 明 者 官 本 力 博 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 の出 顧 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号

70代 理 人 弁理士 鈴木 敏明

明 細 書

1. 登明の名称

プロセッサ障害検出装置

2. 特許請求の節用

同一の処理対象を並行して処理する複数のプロ セッサと、

前記各プロセッサの動作を制御する制御クロックを当該各プロセッサに向けて出力するクロック発生部と、

前記処理の遠程で前記各プロセッサから前記制 物クロックに同期して時間的に連続して出力され る中間データを、少なくとも3個以上対応させて 格納するレジスクと、

前記レジスタに格納されて対応付けられた前記 中間データを時間的にシフトさせながら相互に比 較する一数検出部と、

前記中間データが相互に一致した場合のシフト 時間に基づいて、前記各プロセッサの同期調整を 行なう同期調整部とからなることを特徴とするプ ロセッサ晩春株出装置。 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、同一の処理対象を並行して処理する 複数のプロセッサの障害を検出するプロセッサ障 管検出装置に関する。

(従来の技術)

(Qxの(女術) コンピュータはその利用目的により各権の構成 が構築される・週常、1台のコンピュータにおい て、各種処理対象(タスク等)の処理実行は1つ のプロセッサで行なわれる。この場合、こので立 くなる。このため、ほ類性を向上させ、からない し、これらのプロセッサに同一の处理 し、これらのプロセッサに同一の必能だ して処理させるマルチプロセッサのコンピュータに がある。このようなマルチプロセッサをピュー グがある。このようなマルチプロマッサの選が ピンニータには、各プロセッサの異常発生られてい なためのプロセッサ薄著検出装置が備えられてい るためのプロセッサ薄著検出装置が備えられてい

第2図に、従来のプロセッサ障害検出装置のブ

ロック区を示す。

プロセッサ1 2は、処理対象の処理実行を行 なりものである。クロック発生部3は、プロセッ サ1、2及び一致検出部4の動作タイミングを制 節する制部クロック tを生成するものである。 一致検出の比較を行なうが、7上のデータを 計算1月のたより、 のである。異常処理部5は、一致検出部4の出力 する判定信号αに基づいてプロセッサ1、2に異常が発生したことを認識するものである。

以上の構成のプロセッサ障害検出装置の動作を 第3 図を参照しながら説明する。

第3回は、従来のタイムチャートである。

第3図(a)は、プロセッサ1が出力信号線 6 に出力するデータを示したもので、同様に同的 (b)は、プロセッサ2が出力信号線でに出力す るデータを示したものである。同図(c)は、 一数検出節4の出力する判定信号aを示したもの で、同図(d)は、異常処理節5の出力する異常 週知信号bを示したものである。

なお、クロック発生能3からは、所定周期の射 刺 t。~ t。に削削ウロックもが出力されている ものとする。プロセッサ1、2は、この制御タ ロックもに同期して処理を実行し、出力信号線 6、7にデータを出力する。一方、一致検出断4 は、制御クロックもの発生するタイミングで出力 信号線6、7の内容を接取ってその比較を行な

い、判定信号 a を出力する。この判定信号 a は、 比較結果が一致した場合にハイレベルに設定さ れ、不一数の場合・制定信号 a が打放状態の場合、 常処理部 5 では、制定信号 a が有効状態の場合、 以て、プロセッサ1、2の異常の判断を行なう。

時刻 t; 、 t。 、 t。のタイミングにおいてプロセッサ l、 2 は、それぞれ同一のデータA。 B. Cを出力している。即ち、プロセッサ l、 2 は、 同期して正常な動作を行なっていることになる。

ところで、プロセッサ1、2には、クロック発生用3の出力する制御クロックもに依存財計時間時の入力を許容する智識)が設设付けるのよっなの非問期型の信号線上の信号を受付けるのよこングは、基本的には、信号が入力した直後に発生する制御クロックもシングには、制御クロックを対している。なる、に従ってプロセッサ毎のバラツキが生じなる。

即ち、非同期型の信号線上の信号が入力してから 2 クロック目の制御クロックとのタイミングで受付けるといった事態が発生する。

具体的には、第3別において、処理の進行に伴い時期でにプロセッサ1、2に設けられた非同期型の信号線に割込みのが発生したものとする。プロセッサ1、2は、この割込みを受付けた後に処理を顕純することになる。

ここで、プロセッサ1は、時刻1。に発生する 割御クロック t のタイミングで削込みを受付け (①)、データDを出力係号線6に出力したもの とする。しかしプロセッサ2 はその特性上、時刻 t。のタイミングでは受付けることができず時刻 t。に出力される削弱クロック t のタイミングで 耐込みを受付けたものとする(②)。

時刻も。のタイミングにおいて、プロセッサ2 は、割込みを受付けることができないため、出力 信号線7にデータを出力しない。このため、出力 信号線7の内容が処理に関係の無いデータ。こな る。従って、時刻も、のタイミングにおいて、 一致検出部4は、データDとデータαの比較を行なうことになる。この比較結果は不一致となり、 ロウレベルの判定信号αが出力される。

異常処理部5では、判定信号 a がロウレベルに なったのを受けて、異常透知信号 b をロウレベル に設定してプロセッサ1. 2 の動作を停止させる と共に、図示しない上位装置に通知する。

(発明が解決しようとする課題)

以上の様に、従来はプロセッサ1.2の特性上 発生する恐れのある同期ずれに関しても、プロ セッサ1.2の異常として判断されてしまいその 動作を停止していた。このため、円滑な処理実行 の妨げを存止していた。このため、円滑な処理実行 稼快出のための診断作業等を行なった後再度立ち 上げるといった傾わしい作業を強いられていた。

本発明は以上の点に着目してなされたもので、 名プロセッサの同期でれが発生する度にプロセッ サの処理を停止することなく、確実にプロセッ の異常が発生した場合のみプロセッサの処理を停 上するプロセッサ陣管検出装度を提供することを 目的とするものである。

(課題を解決するための手段)

(作用)

この装置は、複数のプロセッサを用いて同一の 処理対象を並行して処理する場合、処理の適程で 発生する中間データを比較部において比較する。 この比較は連続して各プロセッサから、それぞれ

(事務例)

第1回に、本発明のプロセッサ障害検出装置の プロック図を示す。

図には、一対のプロセッサ1、2と、クロック 発生節3、異常処理部5、クロック制御部(同期 調整部)31、一致検出部40~42、レジスタ 60~62及びレジスタ70~72から構成され ている.

クロック発生能3からクロック制御館31に向けて、クロックaが出力される。クロック制御館31からプロセッサ1、2及びレジスタ60~62とレジスタ70~72には、制御クロックb、、b、が出力されている。

プロセッサ I. 2 には、それぞれデータを伝達 する出力保号線(パスライン)6. 7 が接続されている。出力信号線6. 7 には、それぞれレジス 夕60.70の入力別に接続されている。レジス 夕60.62及びレジスタ70~72は、それぞ れチェイン接続されている。

レジスタ60は、その内容を一数検出部40に向けて出力信号1として出力している。レジスタ61は、その内容を一数検出部40~42に向けて出力は不分の内容を一数検出部41、42に向けて出力信号として出力している。同様にレジスタ70は、その内容を一数検出部42に向けて出力信号として出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をしているとして出力している。レジスタ71は、その内容をして出力している。レジスタ71は、その内容をしているとして出力している。レジスタ71は、その内容をしているとしている。レジスタ71は、その内容をしているというによりないません。

容を一教検出部40~42に向けて出力信号 mとして出力している。レジスタ72は、その内容を一教検出部40、41に向けて出力信号 nとして出力にいる。

 号の内容に基づいて、プロセッサ 1.2の同期ずれ及び異常発生を把握するものである。

ここで、第4図及び第5図を参照しながら、 一致検出部40~42及び異常処理部5の動作説 明を行なう。

第4図は、本発明に係る一致検出部40~42 の動作説明図である。

図に示す様に、一数検出部40は、出力信号L と出力信号m、出力信号Mと出力信号nの比較号 を行ない、それぞれの比較結果を比較結果と比較結果 41は、出力信号Mと出力信号m、出力信号Nと 出力信号nの比較を行ない、比較結果信別と出力信号B」、 B」を、一数検出部42は、出力信号Mと出力信 号 4、出力信号Nと出力信号mの比較を行ない、 比較結異信号C」、C」を出力する。

なお、各比較結果信号は、比較結果が一致した 場合、有効状態 (真) に設定され、不一致の場 会、無効状態 (偽) に設定される。

次に、第5回は本発明に係る異常処理部5の動

作説明図である。

図は、異常処理部5に入力する各比較結果信号と、出力信号(降客通知信号及び異常通知信号) を対応付けたものである。

次に、比較新集領号A., B.の が共に真の場合、プロセッサ1の同期すれ、1クロック分の時間、セ連れているものとして、障害通知信号Dを付効状態(真)に設定する(項目4)。間にした、この共に真の場合、即ちプロセッナ2の同期すれの場合は、障害通知信号E みも始地根(食)に設定する(項目5)。

以上の5項目以外の組合わせの場合、プロセッサ1.2に異常が発生したものとして異常が発生したものとして異常通知信号手を真に設定する。

ここで、第6図を参照しながら本発明のプロセッサ障害検出装置の全体的な動作説明を行な う。

第6回は、本発明に係るタイムチャートである。

図は、レジスタ60~62 (R60~ R62)、レジスタ70~72 (R70~ R72)に格納されるデータを示したもので、プロセッサ1.2は、制御クロックト, ト, のタイミングで、データん、B、C、D、D、E、G、…を解放出力するものとする。

いま、プロセッサ1、2の処理実行に伴い、データA、B、Cを出力信号線6、7に出力したものとする。このため、レジスタ60~62文C、B、Aが格納される(図中時刻t;)。ここで、時刻工において割込みが発生したものとする。でロセッサ1は、その特性上、剤込みが発生した。ロセで乗すする。関連で発生する関ラロマックも、のタイミング、即ち、時刻し。において、割込みを受付けることが、時刻し。において、割込みを受付けることが、時刻し。において、割込みを受付けることが、時刻し。において、割込みを受付けることが、

でき、出力信号線6にデータDを出力したものと する。このため、レジスタ60~62の内容は、 データD、C、Bになる。

一方、プロセッサ2は、その特性上、割込みが 発生した後の2つ目の制御クロックb:、即ち時 即し、にならなければ割込みを受付けることがで さないものとする。このため、時刻は、では一夕α、 力信号以7の内容が処理には関係の無いアークα、 アータα、C、Bとなる。この場合、B、B、が東とな 41の出力する比較結果信号B:、B・が東とな り、異常処理部5は、プロセッサ1、2が正常で あるものと判断し(探4図の第1項目)、プロ セッサ1、2による処理実行を繰れさせる。

次に、時刻も、においてプロセッサ2が割込みを受付けるため、レジスタ70~72の内容は、データD・α、ことなる。また、レジスタ60~62の内容は、データE、D、Cとなる。この場合、一致検出部41の出力する比較結果信号C、及び一致検出部42の出力する比較結果信号C、

が異となり、異常処理部5は、プロセッサ1.2 が正常であるものと判断し(第4図の第2項目)、プロセッサ1.2による処理実行を継続させる。

次に時刻 t。 においてレジスタ60~62に は、データF. E. Dが、レジスタ70~72に は、データE. D。 が格納される。この場合 一致検出部40の出力する比較結果信号A,及び 一致検出部40の出力する比較結果信号A,及び となり、異常処理部5は、プロセッサ1.2が正 であるものと判断し(第4図の第3項目)、 フロセッサ1.2による処理実行を軽続させる。

次に、時刻 t。において、レジスタ60~62 には、データG。F、Eが、レジスタ70~72 には、データF、E、Gが特納される。この 合、一致検出版42の出力する比較結果に信号 C、C。が実となり、異常処理部5はプロセッ サ2の同期ずれ(1・選れ)と判断し、練等通知 5項目)。クロック制郷既31は、機等通知保号 5項目)。クロック制郷既31は、機等通知保号

Eが真になったのを受けて、時刻しょにおいて対 第クロックし」を出力するのを中止する。このた め、プロセッサ1は1クロク分動作を停止し、 レジスタ60~62の内容は、データG。F。E 頃気たれる。一方、プロセッサ2については、時 刻し。において削弱クロックし」が供給されるた め、処理を実行し、レジスタ70~72の内容が データG。F。Eに変更される。

この時刻 t。 において、レジスタ60~62と レジスタ70~72の内容がデータG. F. Eで 一致するため、以後プロセッサ1.2は、同期の 取れた状態で処理を提続することになる。

プロセッサ1の動作が1 r 遅れた場合も同様の 手瀬を経た対策を講じることができる。

以上説明の様に、プロセッサ1.2の同期がずれた場合を把握し、対策を講じるため、プロセッサ1,2の処理実行を中止する事態を回避することができる。

(発明の効果)

本発明によると、プロセッサの異常の監視の

他、同期のずれも監視し、同期のずれが検出された場合にはその調整を行ない同期ずれを解消するため、同期ずれが原因でプロセッサの動作を停止 されない。 は、このた事態を回避することができる。このため、同様かつ確実な処理実行を行なう ことができる。

4. 図面の簡単な説明

第1回は本発明のプロセッサ障害検出器値のプロック回、第2回は従来のプロセッサ障害検出器 値のプロック回、第2回は従来のプロセッサ障害検出器 値のプロック回、第3回は従来のタイムチャート、第4回は本発明に係る一致検出部の動作説明 回、第5回は本発明に係る異常処理部の動作説明 別、第5回は本発明に係る異常処理部の動作説明 ある。


1. 2…プロセッサ、3…クロック発生部、

5 … 異常処理部、


31…クロック制御部(同期調整部)、

40~42…一致検出部、


60~62,70~72…レジスタ.



本発明のプロセッサ権害接出装置のプロック図 第 | 図



従来のプロセッサ障害検出装置のブロック図 第 2 図



従来のタイムチャート 第 3 図

一致検出部	40		4	H	42	
一致条件	L=m	M=n	M≃m	N=n	M=2	N=m
比較結果信号	AI	A2	В١	82	CI	C2

本発明に係る一致検出部の動作説明図 第 4 図

	-		入 カ	信号				土力包含		n 2
項目	Al	A2	В١	B2	CI	C2	D	E	F	n *
1	-	-	ж	*	_	Γ-	4	44	14	正常
2		-	_	*	*	-	偽	14	(2)	正常
3	*	-	-	*	-	_	44	4	4	正常
4	Ą	×	_	-	-	I -	*	4	44	正常 プロセッサトの1て遅れ
5	-	_	_	_	*	*	益	*	A	正常 プロセッサ2の1で遅れ
6			上数	以力	Ph.		26	45	*	異常

本発明に係る異常処理部の責作説明図 第 5 図

14882 17 7 2 bi	1 1	t ₂	13	ŗ	15	te 人 X発生中止
R60	c	D	E	F	G	G
R61	В	c	D	E	F	F
R62	A	В	С	D	E	E
制御クロックbz	1	12	13	17	ts i	†o
製御クロックb ₂ R70	C	ox) D	i, E	ts F	† G
		-	_	_	+	+

本発明に任るタイムチャート 第 6 図